CLIPPEDIMAGE= JP02000164792A

PAT-NO: JP02000164792A

DOCUMENT-IDENTIFIER: JP 2000164792 A

TITLE: SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

PUBN-DATE: June 16, 2000

INVENTOR-INFORMATION:

NAME COUNTRY YOSHIKAWA, YASUHIRO N/A

ASSIGNEE-INFORMATION:

NAME COUNTRY HITACHI LTD N/A

APPL-NO: JP10340572

APPL-DATE: November 30, 1998

INT-CL (IPC): H01L025/04; H01L025/18; H01L023/538

ABSTRACT:

PROBLEM TO BE SOLVED: To enable a semiconductor device to be

improved in mass

productivity, lessened in cost, and enhanced in reliability.

SOLUTION: Eight WPPs 5 which are each equipped with a semiconductor chip 1 as a

memory chip and a bump electrode 1c electrically connected to the pad of the

chip 1 are prepared, and a module board 3 provided with outer terminals and

capable of supporting the eight WPPs 5 is prepared, the rears 5b of the WPPs 5

are bonded to a heat-dissipating plate 4, thereafter the bump electrodes 1c of

the eight WPPs 5 mounted on the plate 4 are connected electrically to the

module board 3, and the eight WPPs 5 with the heat-dissipating plate 4 are

mounted on the module board 3 for assembling a memory module 10.

COPYRIGHT: (C) 2000, JPO

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-164792 (P2000-164792A)

(43)公開日 平成12年6月16日(2000.6.16)

(51) Int.Cl. ⁷	膜別	記 号 I	Ι		テーマコード(参考)
H01L	25/04	H	01L	25/04	Z
	25/18			23/52	A
	23/538				

審査請求 未請求 請求項の数9 OL (全 11 頁)


(21)出願番号	特顧平10-340572	(71)出願人	
			株式会社日立製作所
(22)出顧日	平成10年11月30日(1998.11.30)		東京都千代田区神田駿河台四丁目6番地
		(72)発明者	吉川 泰弘
			東京都小平市上水本町五丁目20番1号 株
			式会社日立製作所半導体事業本部内
		(74)代理人	100080001
			弁理士 筒井 大和

(54) 【発明の名称】 半導体装置およびその製造方法

(57)【要約】

【課題】 半導体装置において量産性を向上してコスト を低減するとともに、信頼性の向上を図る。

【解決手段】 メモリチップである半導体チップ1とこれのパッドに電気的に接続するバンプ電極1cとを備えた8個のWPP5を準備し、複数の外部端子が設けられかつ8個のWPP5を支持可能なモジュール基板3を準備し、放熱板4と8個のWPP5におけるそれぞれの背面5bとを接合し、その後、放熱板4が取り付けられた8個のWPP5におけるそれぞれのバンプ電極1cとモジュール基板3とを電気的に接続して放熱板4付きの8個のWPP5をモジュール基板3に実装してメモリモジュール10を組み立てる。



【特許請求の範囲】

【請求項1】 半導体チップとこれの表面電極に電気的 に接続する接続端子とを備えた複数のチップ構造体と、 複数の前記チップ構造体を支持し、前記チップ構造体の 前記接続端子と電気的に接続する外部端子が設けられた モジュール基板と、

それぞれの前記チップ構造体の基板実装側の面と反対側 の面に取り付けられた放熱板とを有し、

前記放熱板と複数の前記チップ構造体のそれぞれの前記 反対側の面とを接合した後、複数の前記チップ構造体を 10 前記モジュール基板に実装して形成することを特徴とす る半導体装置。

【請求項2】 請求項1記載の半導体装置であって、前 記チップ構造体は、前記表面電極に電気的に接続する配 線部とこれに電気的に接続する前記接続端子とが半導体 ウェハの各チップ領域で形成された後、個々の前記チッ プ構造体に切断分離された構造体であることを特徴とす る半導体装置。

【請求項3】 請求項1または2記載の半導体装置であ って、各々の前記チップ構造体における前記半導体チッ プがメモリチップであり、前記接続端子がバンプ電極で あることを特徴とする半導体装置。

【請求項4】 半導体チップとこれの表面電極に電気的 に接続する接続端子とを備えた複数のチップ構造体を準 備する工程と、

複数の外部端子が設けられ、複数の前記チップ構造体を 支持可能なモジュール基板を準備する工程と、

放熱板と、複数の前記チップ構造体におけるそれぞれの 基板実装側の面と反対側の面とを接合する工程と、

子と前記モジュール基板とを電気的に接続して複数の前 記チップ構造体を前記モジュール基板に実装する工程と

前記放熱板と複数の前記チップ構造体のそれぞれの前記 反対側の面とを接合した後、複数の前記チップ構造体を それぞれ電気的に接続して前記モジュール基板に実装す ることを特徴とする半導体装置の製造方法。

【請求項5】 請求項4記載の半導体装置の製造方法で あって、前記チップ構造体を準備する際に、前記半導体 チップの前記表面電極に電気的に接続する配線部とこれ 40 に電気的に接続する前記接続端子とを半導体ウェハの各 チップ領域で形成した後、個々の前記チップ構造体に切 断分離して前記チップ構造体を準備することを特徴とす る半導体装置の製造方法。

【請求項6】 請求項4または5記載の半導体装置の製 造方法であって、前記放熱板と複数の前記チップ構造体 におけるそれぞれの前記反対側の面とを接合する際に、 チップ構造体位置決め手段によってそれぞれの前記チッ プ構造体と前記放熱板とを位置決めして前記放熱板と複 導体装置の製造方法。

【請求項7】 請求項4,5または6記載の半導体装置 の製造方法であって、前記放熱板と接合した複数の前記 チップ構造体を前記モジュール基板に実装する際に、放 熱板位置決め手段によって前記放熱板と前記モジュール 基板とを位置決めして実装することを特徴とする半導体 装置の製造方法。

【請求項8】 請求項4,5,6または7記載の半導体 装置の製造方法であって、前記放熱板と接合した複数の 前記チップ構造体を前記モジュール基板に実装した後、 前記放熱板に設けられた貫通孔を介して封止用樹脂を供 給してそれぞれの前記チップ構造体の前記接続端子の周 囲を樹脂封止することを特徴とする半導体装置の製造方 法。

【請求項9】 請求項4,5,6,7または8記載の半 導体装置の製造方法であって、各々の前記チップ構造体 における前記半導体チップがメモリチップであり、前記 接続端子としてバンプ電極を形成することを特徴とする 半導体装置の製造方法。

20 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体製造技術に 関し、特に、メモリモジュールの量産性および信頼性の 向上に適用して有効な技術に関する。

[0002]

【従来の技術】以下に説明する技術は、本発明を研究、 完成するに際し、本発明者によって検討されたものであ り、その概要は次のとおりである。

【0003】複数の半導体チップ(チップ構造体)また 複数の前記チップ構造体におけるそれぞれの前記接続端 30 は半導体パッケージ (チップ構造体)を搭載したモジュ ール製品の一例として、SIMM (Single In-line Mem oryModule) ♥D I M M (Dual In-line Memory Module) と呼ばれるメモリモジュールがある。

> 【0004】このメモリモジュールは、複数のメモリチ ップ、またはメモリチップを有した複数(例えば、8個 程度)の半導体パッケージが、モジュール基板に取り付 けられたものであり、パーソナルコンピュータ(以降、 パソコンと略す) やワークステーションなどにおいて、 使用メモリを増設する際に、パソコンやワークステーシ ョンが備えるマザーボードなどに搭載してメモリ容量を 増やすものである。

> 【0005】なお、メモリモジュールでは、メモリチッ プや半導体パッケージなどの複数のチップ構造体がモジ ュール基板に搭載されるため、メモリモジュールとして の発熱量も大きくなり、これにより、メモリモジュール に放熱板を取り付ける場合もある。

> 【0006】その際、メモリモジュールの放熱板として は、各チップ構造体に接触しつつ、モジュール基板全体 を覆う形状の放熱カバーなどが用いられている。

数の前記チップ構造体とを接合することを特徴とする半 50 【0007】なお、SIMMなどのメモリモジュールに

3

ついては、例えば、株式会社工業調査会、1993年9 月1日発行、「電子材料9月号」、33~39頁に記載 されている。

[0008]

【発明が解決しようとする課題】ところが、前記した技術のメモリモジュールの放熱カバーは、コストが高い上、チップ構造体の高さにばらつきがあるため、放熱カバー取り付け用の接合材をボイドレスの状態として放熱カバーを装着することが非常に困難であることが問題とされる。

【0009】さらに、ボイドを有した状態で放熱カバー を装着しても放熱効果が不充分となることが問題とされる。

【 0 0 1 0 】 本発明の目的は、量産性を向上してコスト を低減するとともに、信頼性の向上を図る半導体装置お よびその製造方法を提供することにある。

【0011】本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

[0012]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 以下のとおりである。

【0013】すなわち、本発明の半導体装置は、半導体チップとこれの表面電極に電気的に接続する接続端子とを備えた複数のチップ構造体と、複数の前記チップ構造体を支持し、前記チップ構造体の前記接続端子と電気的に接続する外部端子が設けられたモジュール基板と、それぞれの前記チップ構造体の基板実装側の面と反対側の面に取り付けられた放熱板とを有し、前記放熱板と複数 30 の前記チップ構造体のそれぞれの前記反対側の面とを接合した後、複数の前記チップ構造体を前記モジュール基板に実装して形成するものである。

【0014】これにより、チップ構造体の高さのばらつきに無関係に先付けで各チップ構造体を放熱板に取り付けることができる。

【0015】したがって、それぞれのチップ構造体と放 熱板との接合性の向上を図ることができ、その結果、放 熱板を有した半導体装置の信頼性を向上させることがで きる。

【0016】さらに、複数のチップ構造体を予め放熱板に取り付け、その後、一括して複数のチップ構造体を放熱板ごとモジュール基板に実装できるため、半導体装置の量産性を向上できる。

【0017】また、本発明の半導体装置の製造方法は、 半導体チップとこれの表面電極に電気的に接続する接続 端子とを備えた複数のチップ構造体を準備する工程と、 複数の外部端子が設けられ、複数の前記チップ構造体を 支持可能なモジュール基板を準備する工程と、放熱板 と、複数の前記チップ構造体におけるそれぞれの基板実 50

装側の面と反対側の面とを接合する工程と、複数の前記 チップ構造体におけるそれぞれの前記接続端子と前記モ ジュール基板とを電気的に接続して複数の前記チップ構 造体を前記モジュール基板に実装する工程とを有し、前 記放熱板と複数の前記チップ構造体のそれぞれの前記反 対側の面とを接合した後、複数の前記チップ構造体をそ れぞれ電気的に接続して前記モジュール基板に実装する ものである。

[0018]

10 【発明の実施の形態】以下、本発明の実施の形態を図面に基づいて詳細に説明する。

【0019】図1は本発明の半導体装置の実施の形態の一例であるメモリモジュールの構造を示す図であり、

(a)は平面図、(b)は側面図、図2は図1に示すメモリモジュールに用いられるウェハプロセスパッケージ(チップ構造体)の構造の一例を示す図であり、(a)は部分拡大断面図、(b)は部分拡大平面図、図3は図2に示すウェハプロセスパッケージに用いられる半導体ウェハの構造の一例を示す拡大部分平面図、図4(a)、(b)、(c)、(d)、(e)、(f)は本発明の半導体装置の一例であるメモリモジュールの製造手順を示すプロセス図、図5は図4(f)に示すA部の部分拡大断面図、図6は本発明の半導体装置の製造方法におけるウェハプロセスパッケージ(チップ構造体)のモジュール基板へ

【0020】図1に示す本実施の形態の半導体装置は、それぞれに半導体集積回路が形成された複数の半導体チップ1を有するモジュール製品であり、前記半導体装置の一例として、半導体チップ1がメモリチップであり、かつ放熱板4を備えた放熱タイプのメモリモジュール10の場合について説明する。

の実装手順の一例を示すステップ図である。

【0021】なお、メモリモジュール10は、パソコンやワークステーションなどにおいて、使用メモリを増設する目的で、複数個のチップ構造体(前記メモリチップそのもの、もしくは前記メモリチップを有した構造体)を実装してメモリ容量を増やすものである。

【0022】また、本実施の形態では、メモリモジュール10に用いるチップ構造体は、半導体チップ1のパッド1a(表面電極)に電気的に接続する配線部1b(図402(a),(b)参照)とこれに電気的に接続するバンプ電極1c(接続端子)とを、図3に示すようなダイシング前の半導体ウェハ2の各チップ領域2aで形成した後、個々の前記チップ構造体に切断分離して取得したものである。

【0023】本実施の形態では、半導体チップ1(メモリチップ)を備えた前記チップ構造体をウェハプロセスパッケージ(以降、WPPと略す)5と呼ぶことにし、以降前記チップ構造体がWPP5の場合について説明する。

) 【0024】ただし、前記チップ構造体は、前記ウェハ

(4)

プロセスパッケージに限らず、ダイシング後に半導体チ ップ1にバンプ電極1cを形成したものであってもよ 11.

【0025】ここで、メモリモジュール10の構成につ いて説明すると、半導体チップ1とこれのパッド1 a (表面電極)に電気的に接続するバンプ電極1c (接続 端子)とを備えた複数(本実施の形態では8個)のチッ プ構造体であるWPP5と、8個のWPP5を支持し、 かつWPP5のバンプ電極1cと電気的に接続する外部 端子3aが設けられたモジュール基板3と、それぞれの 10 WPP5の裏面5a(基板実装側の面)と反対側の面で ある背面56に取り付けられた放熱板4とからなり、1 つの放熱板4と8個のWPP5のそれぞれの背面5bと を接合した後、この放熱板4に取り付けられた8個のW PP5をモジュール基板3に実装して形成したものであ

【0026】なお、WPP5における接続端子は、例え ば、はんだバンプや金バンプなどのバンプ電極1cであ り、これは、半導体ウェハ状態において、蒸着などによ って形成したものである。

【0027】また、配線部1bは、例えば、銅配線など であり、さらに、パッド1aは、アルミニウムなどから なる半導体チップ1の表面電極である。

【0028】また、モジュール基板3には、図5に示す ように、搭載する8個のWPP5の配列に応じて複数の 電極3 bと、これに電気的に接続して設けられた外部端 子3a(図1参照)とが形成されている。この外部端子 3aは、例えば、パーソナルコンピュータなどにモジュ ール基板3を取り付ける際に、パーソナルコンピュータ の本体のポート部などに差し込んで、パーソナルコンピ 30 ュータと電気的に接続するものである。

【0029】なお、モジュール基板3の大きさは、例え ば、130mm×25mm程度のものであるが、モジュ ール基板3の大きさについては、前記サイズに限定され るものではなく、搭載するチップ構造体(WPP5)の 大きさや数に応じて種々変更可能である。

【0030】また、放熱板4は、放熱性の高い材料、例 えば、銅などによって形成されたものであり、その大き さは、モジュール基板3とほぼ同じ程度のものである。 さらに、放熱板4の厚さは、例えば、0.1~0.5 mmで 40 あるが、前記モジュール基板3の場合と同様に種々変更 可能のものである。

【0031】また、図5に示すように、チップ構造体で あるWPP5は、例えば、エポキシ系の樹脂接着剤など を用いてその背面5bが放熱板4に固定されている。

【0032】さらに、放熱板4と接合したWPP5をモ ジュール基板3に実装する際には、一括リフローなどに より、8個のWPP5を一括してモジュール基板3に実 装する。

0 (半導体装置)の製造方法を図6に示すWPP5の実 装のステップ図に基づいて説明する。

【0034】まず、半導体チップ1とこれのパッド1a に電気的に接続するバンプ電極1cとを備えた複数(本 実施の形態では、8個)のチップ構造体であるWPP5 を準備する。

【0035】なお、本実施の形態のチップ構造体は、W PP5であるため、このWPP5を準備する際に、半導 体チップ1のパッド1aに電気的に接続する配線部1b とこれに電気的に接続するバンプ電極1cとを、図3に 示すように、半導体ウェハ2の各チップ領域2aで形成 した後、個々のWPP5に切断分離してWPP5を準備 する。

【0036】すなわち、ダイシング前の半導体ウェハ2 において、半導体集積回路形成後、成膜技術により、銅 などからなる配線部1bをパッド1aに電気的に接続さ せて形成する。

【0037】さらに、蒸着などにより、この配線部1b と電気的に接続させてはんだなどからなるバンプ電極1 20 cを形成する。

【0038】これにより、図3に示すように、半導体ウ ェハ2の状態において各チップ領域2aに、配線部1b とバンプ電極1cとを形成することができる。

【0039】なお、本実施の形態の半導体チップ1は、 メモリチップである。

【0040】その後、半導体ウェハ2のダイシングを行 い、図6に示すステップS1および図4(a)に示すよ うに、個々のWPP5に分離して8個のWPP5を取得 する。

【0041】一方、複数の外部端子3aが設けられ、か つ8個のWPP5(チップ構造体)を支持可能な図4 (e)に示すモジュール基板3を準備する。

【0042】続いて、図4(c)に示すように、放熱板 4と、8個のWPP5におけるそれぞれの背面56とを 接合する。

【0043】この際、図4(a),(b)に示すように、 放熱板4を所定箇所に配置し、さらに、放熱板4の所定 箇所の上方にそれぞれのWPP5の背面5bを放熱板4 に向けて(下方に向けて)WPP5を配置する(ステッ プS2)。

【0044】その後、図4(c)に示すように、エポキ シ系の樹脂接着剤などを用いて放熱板4の所定箇所に8 個のWPP5の背面5bを取り付ける(ステップS 3)。

【0045】8個のWPP5を放熱板4に取り付けた 後、8個のWPP5におけるそれぞれのバンプ電極1c とこれに対応するモジュール基板3の電極3bとを電気 的に接続して8個のWPP5をモジュール基板3に実装 する。

【0033】次に、本実施の形態のメモリモジュール1 50 【0046】ここでは、図4(d)に示すように、放熱

01/14/2002, EAST Version: 1.02.0008

7

板4の表裏を反転させ、放熱板4のWPP5が取り付け られている面を下方に向ける。

【0047】つまり、図4(d), (e) に示すように、 モジュール基板3を所定箇所に配置し、さらに、その上 方にWPP5をモジュール基板側に向けた放熱板4を配 置する(ステップS4)。

【0048】なお、モジュール基板3の電極3b(図5 参照)には、予め、はんだをプリコートしておくことが 望ましい。

【0049】その後、図5に示すように、モジュール基 10 板3の電極3bと、これに対応するWPP5のバンプ電 極1cとの位置をおおよそ合わせ、一括リフローを行っ て、図4(f)に示すように、放熱板4付きの8個のW PP5をモジュール基板3に実装する(ステップS 5)。

【0050】これにより、図1(b)に示すような、メ モリモジュール10を製造することができる。

【0051】本実施の形態のメモリモジュール (半導体 装置)およびその製造方法によれば、以下のような作用 効果が得られる。

【0052】すなわち、放熱板4と8個のWPP5 (チ ップ構造体)とを接合した後にこの放熱板付きの8個の WPP5をモジュール基板3に実装することにより、W PP5の高さのばらつきに無関係に先付けで各WPP5 を放熱板4に取り付けることができる。

【0053】これにより、それぞれのWPP5と放熱板 4との接合性の向上を図ることができ、その結果、放熱 板4を有したメモリモジュール10(半導体装置)の信 頼性を向上させることができる。

取り付け、その後、一括して8個のWPP5を放熱板4 ごとモジュール基板3に実装できるため、メモリモジュ ール10の量産性を向上できる。

【0055】したがって、放熱板4付きのメモリモジュ ール10の製造コストを低減できる。

【0056】さらに、放熱板4の大きさを従来の放熱力 バーよりも小さくすることができるため、メモリモジュ ール10に対しての放熱効果を損ねることなく、放熱板 4付きのメモリモジュール10のコストを低減すること ができる。

【0057】また、本実施の形態のように、WPP5に おける半導体チップ1がメモリチップであり、したがっ て、半導体装置がメモリモジュール10である場合に は、メモリモジュール10のニーズは多いため、このメ モリモジュール10の量産性向上によるメモリモジュー ル10のコスト低減効果をさらに大きくすることができ る。

【0058】以上、本発明者によってなされた発明を発 明の実施の形態に基づき具体的に説明したが、本発明は 要旨を逸脱しない範囲で種々変更可能であることは言う までもない。

【0059】例えば、前記実施の形態の半導体装置(メ モリモジュール10)の製造方法において、図7の他の 実施の形態の製造方法に示すように、WPP5と放熱板 4とを接合する際、WPP5の位置決め手段としてガイ ド枠部材6 (チップ構造体位置決め手段)を用いてもよ いし、また、図8の他の実施の形態の製造方法に示すよ うに、WPP5の位置決め手段として放熱板4にオフセ ット部4a(チップ構造体位置決め手段)を形成しても よい。

【0060】すなわち、図7に示す半導体装置の製造方 法は、まず、図7(a)に示すように前記実施の形態と 同じ方法によって8個のWPP5を形成して準備し、一 方、図7(b)に示すガイド枠部材6と図7(c)に示 す放熱板4とを準備した後、図7 (d). (e) に示すよ うに、ガイド枠部材6を用いてそれぞれのWPP5を位 置決めしつつ、放熱板4と接合させるものである。

【0061】同様に、図8に示す半導体装置の製造方法 20 は、図8(a), (b), (c)に示すように、放熱板4に 形成されたオフセット部4aを利用してそれぞれのWP P5を位置決めしつつ、放熱板4と接合させるものであ

【0062】なお、図7に示すガイド枠部材6は、放熱 板4へのWPP5の取り付け終了後に上方に抜き取って 放熱板付きのWPP5とは分離させるものである。

【0063】図7および図8に示す半導体装置の製造方 法により、放熱板4と8個のWPP5とを接合する際 に、ガイド枠部材6や放熱板4のオフセット部4aなど 【0054】さらに、8個のWPP5を予め放熱板4に 30 のチップ構造体位置決め手段によってそれぞれのWPP 5の放熱板4に対しての位置決めが可能になるため、W PP5と放熱板4との接合の位置精度を高精度にするこ とができる。

> 【0064】また、図9、図10および図11の他の実 施の形態の半導体装置に示すように、放熱板付きのWP P5をモジュール基板3に実装する際に放熱板4とモジ ュール基板3とを位置決めする放熱板位置決め手段を備 えたものであってもよい。

【0065】ここで、図9に示す半導体装置は、放熱板 40 位置決め手段としてスペーサ部材7を備えたものであ る。なお、スペーサ部材7には、所定高さ(放熱板取り 付け後の半導体チップ1とモジュール基板3との間隙量 を決めるもの)で、かつ放熱板4の大きさに応じた段差 部7aが形成され、スペーサ部材7は、モジュール基板 3に取り付け後、モジュール基板3の外部端子3aを覆 わないような開口部を有した枠体である。

【0066】さらに、図9に示すスペーサ部材7は、メ モリモジュール10の組み立て後に取り外し不可能なも のであるが、スペーサ部材7を分割構造にすることによ 前記発明の実施の形態に限定されるものではなく、その 50 り、放熱板付きのWPP5を実装した後でスペーサ部材

7を水平にスライドさせて取り外すことも可能になる。 つまり、スペーサ部材7を分割構造にして着脱自在にす ることも可能である。

【0067】図9に示す半導体装置の製造方法は、ま ず、図9(a)に示すように前記実施の形態と同じ方法 によって8個のWPP5を形成して準備し、一方、図9 (b)に示すスペーサ部材7と図9(c)に示すモジュ ール基板3とを準備した後、図9(d),(e)に示すよ うに、スペーサ部材7を用いて放熱板4を位置決めしつ つ、モジュール基板3に放熱板付きのWPP5を実装さ 10 にすることができる。 せるものである。

【0068】また、図10に示す半導体装置は、放熱板 位置決め手段としてコネクタ8aおよびこれに嵌合する コネクタ用ピン8bを備えたものである。すなわち、放 熱板4の四隅にコネクタ用ピン8bが取り付けられ、か つ、モジュール基板3の四隅にコネクタ8aが取り付け られており、放熱板付きのWPP5をモジュール基板3 に実装させる際には、コネクタ用ピン8 bをコネクタ8 aにはめ込みながら実装するものである。

造方法では、まず、図10(a)に示すように前記実施 の形態と同じ方法によって8個のWPP5を形成して準 備した後、放熱板4の四隅にコネクタ用ピン8bが取り 付けられた放熱板4とWPP5とを接合し、一方、図1 0(b) に示すコネクタ8aが取り付けられた図10 (c) に示すモジュール基板3を準備し、その後、図1 O(d), (e) に示すように、コネクタ8aにコネクタ 用ピン8bを嵌合させて放熱板4を位置決めしつつ、モ ジュール基板3に放熱板付きのWPP5を実装するもの である。

【0070】また、図11に示す半導体装置は、放熱板 位置決め手段として放熱板4に端部曲げ部4 bが形成さ れ、かつこの端部曲げ部4bを固定する4つのリベット 9を備えたものである。すなわち、放熱板付きのWPP 5をモジュール基板3に実装する際には、放熱板4の端 部曲げ部4 bをモジュール基板3に載置した後、両者を 四隅でリベット9によって固定するものである。

【0071】したがって、図11に示す半導体装置の製 造方法では、まず、図11(a)に示すように前記実施 の形態と同じ方法によって8個のWPP5を形成して準 40 アンダーフィルの樹脂封止を行うことができる。 備した後、両端に端部曲げ部4bが形成された放熱板4 とWPP5とを接合し、一方、図11(b)に示すモジ ュール基板3を準備し、その後、図11(c),(d)に 示すように、放熱板4の端部曲げ部4bをモジュール基 板3に載置した後、両者を四隅でリベット9によって固

【0072】これにより、モジュール基板3に対して放 熱板4を位置決めしつつ、モジュール基板3に放熱板付 きのWPP5を実装することができる。

では、放熱板4の端部曲げ部4bがモジュール基板3に 接触するため、リベット9の代用として、はんだを用い てもよい。

【0074】図9~図11に示す他の実施の形態のメモ リモジュール10によれば、放熱板位置決め手段によっ て放熱板4とモジュール基板3とを位置決めして実装す ることにより、放熱板4とモジュール基板3との接合の 位置精度を高精度にすることができる。

【0075】この際、放熱板4の取り付け高さも高精度

【0076】さらに、半導体チップ1とモジュール基板 3との間隔も高精度に一定の間隔を維持することができ

【0077】なお、放熱板位置決め手段によって放熱板 4の取り付け高さを変えることが可能になる。

【0078】これにより、WPP5のバンプ電板1cに よる接合高さを調節することも可能になる。

【0079】また、図12(a),(b)に示す他の実施 の形態の半導体装置は、チップ構造体であるWPP5を 【0069】したがって、図10に示す半導体装置の製 20 モジュール基板3の表裏両面に8個ずつ合計16個搭載 したものであり、この場合においても、予め放熱板4に WPP5を取り付け、その後、放熱板付きのWPP5を モジュール基板3に実装するものである。

> 【0080】また、図13に示す他の実施の形態の半導 体装置は、図13(c)に示すようにWPP5をモジュ ール基板3に実装した後、WPP5とモジュール基板3 との間のバンプ電極1 cによる接続部にアンダーフィル の樹脂封止を行うものである。

【0081】ここで、アンダーフィルを行うにあたり、 30 図13(a), (b) に示すように、放熱板4には複数の スリット状の貫通孔4cが形成されておいる。なお、こ の貫通孔4 cは、隣あったWPP5の間の位置に対応す るように形成されている。

【0082】したがって、放熱板4をモジュール基板3 に実装した後、この貫通孔4 cを介してアンダーフィル 用の封止用樹脂11を供給すると、封止用樹脂11はW PP5の側面を経てバンプ電極1cが配置された前記接 続部に周り込む。

【0083】その結果、メモリモジュール10における

【0084】すなわち、放熱板4にスリット状の貫通孔 4cが設けられていることにより、アンダーフィルの塗 布を行う際の封止用樹脂11の供給領域を確保すること ができる。

【0085】これにより、放熱板4に取り付けられた8 個のWPP5をモジュール基板3に実装した後であって も放熱板4の貫通孔4cを介して封止用樹脂11を供給 することができ、その結果、それぞれのWPP5のバン プ電極1 c の周囲を樹脂封止することが可能になる。

【0073】なお、図11に示すメモリモジュール10 50 【0086】なお、アンダーフィルの樹脂封止は、図1

3に示す半導体装置(メモリモジュール10)に限らず、前記実施の形態(図1)および図7~図13に示す半導体装置すべてに関し、同様に放熱板4に貫通孔4cを設けることにより、図13に示すメモリモジュール10と同様の方法でそれぞれにおいてアンダーフィルの樹脂封止を行うことができる。

【0087】また、WPP5の接続端子として、はんだのバンプ電極1cを用い、モジュール基板3の電極3bに予めはんだをプリコートして一括リフローでWPP5を実装することにより、はんだ接続の際の接続高さのマ 10 ージンを増加させることができる。

【0088】これにより、メモリモジュール10(半導体装置)の信頼性を向上させることができる。

【0089】また、前記実施の形態および前記他の実施の形態では、チップ構造体がWPP5の場合について説明したが、前記チップ構造体は、WPP5に限定されるものではなく、ダイシング後にパッド1aに接続したバンプ電極1cを形成するベアチップ実装用の半導体チップ製品であってもよい。

【 0 0 9 0 】さらに、前記チップ構造体は、半導体チップ1を有したパッケージ製品、例えば、SOP (Small Outline Package)などであってもよい。

【0091】その際、チップ構造体の接続端子は、バンプ電極1cではなく、リードフレームなどに形成されるアウタリードを使用することになる。

【0092】また、前記実施の形態および前記他の実施の形態では、半導体チップ1がメモリチップの場合について説明したが、前記半導体チップ1は、その内部にマイコン領域やメモリ領域が形成されたシステムチップであってもよく、また、両者の組み合わせであってもよい。

【0093】さらに、前記実施の形態および前記他の実施の形態では、半導体装置がメモリモジュール10の場合について説明したが、前記半導体装置は、メモリモジュール10に限定されずに、マイコンチップやメモリチップなどの複数種類の半導体チップ1を有したMCM(Multi-Chip-Module)などであってもよい。

[0094]

【発明の効果】本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。

【0095】(1). 放熱板と複数のチップ構造体とを接合した後にこの放熱板付きの複数のチップ構造体をモジュール基板に実装することにより、チップ構造体の高さのばらつきに無関係に先付けで各チップ構造体を放熱板に取り付けることができる。これにより、各々のチップ構造体と放熱板との接合性の向上を図ることができ、その結果、放熱板を有した半導体装置の信頼性を向上させることができる。

【0096】(2). 複数のチップ構造体を予め放熱板 50

に取り付け、その後、一括して複数のチップ構造体を放 熱板ごとモジュール基板に実装できるため、半導体装置 の量産性を向上できる。したがって、放熱板付きの半導 体装置の製造コストを低減できる。

【0097】(3). チップ構造体における半導体チップがメモリチップであり、これにより、半導体装置がメモリモジュールである場合には、メモリモジュールのニーズは多いため、量産性向上による半導体装置のコスト低減効果をさらに大きくすることができる。

) 【0098】(4). 放熱板と複数のチップ構造体とを接合する際に、チップ構造体位置決め手段によって各々のチップ構造体と放熱板とを位置決めして接合することにより、チップ構造体と放熱板との接合の位置精度を高精度にすることができる。

【0099】(5). 放熱板に取り付けられた複数のチップ構造体をモジュール基板に実装する際に、放熱板位置決め手段によって放熱板とモジュール基板とを位置決めして実装することにより、放熱板とモジュール基板との接合の位置精度を高精度にすることができ、かつ、放熱板の取り付け高さも高精度にすることができる。

【0100】(6). 放熱板に貫通孔が設けられていることにより、アンダーフィルの塗布を行う際の封止用樹脂の供給領域を確保することができる。これにより、複数のチップ構造体をモジュール基板に実装した後であってもこの貫通孔を介して封止用樹脂を供給することができ、その結果、それぞれのチップ構造体の接続端子の周囲を樹脂封止することが可能になる。

【0101】(7). チップ構造体の接続端子として、はんだのバンプ電極を用い、モジュール基板の電極に予30 めはんだをプリコートして一括リフローでチップ構造体を実装することにより、はんだ接続の際の接続高さのマージンを増加させることができる。これにより、半導体装置の信頼性を向上させることができる。

【図面の簡単な説明】

【図1】(a),(b)は本発明の半導体装置の実施の形態の一例であるメモリモジュールの構造を示す図であり、(a)は平面図、(b)は側面図である。

【図2】(a),(b)は図1に示すメモリモジュールに 用いられるウェハプロセスパッケージ(チップ構造体) 40 の構造の一例を示す図であり、(a)は部分拡大断面 図、(b)は部分拡大平面図である。

【図3】図2に示すウェハプロセスパッケージに用いられる半導体ウェハの構造の一例を示す拡大部分平面図である。

【図4】(a),(b),(c),(d),(e),(f) は本発明の半導体装置の一例であるメモリモジュールの製造手順を示すプロセス図である。

【図5】図4(f)に示すA部の部分拡大断面図である。

50 【図6】本発明の半導体装置の製造方法におけるウェハ

13

プロセスパッケージ (チップ構造体) のモジュール基板 への実装手順の一例を示すステップ図である。

【図7】(a),(b),(c),(d),(e)は本発明の他 の実施の形態の半導体装置であるメモリモジュールにお けるチップ構造体と放熱板の接合手順を示すプロセス図 であり、(a),(b),(c)は断面図、(d)は平面 図、(e)は(d)のB-B断面を示す断面図である。 【図8】(a),(b),(c)は本発明の他の実施の形態 の半導体装置であるメモリモジュールにおけるチップ構 造体と放熱板の接合手順を示すプロセス図である。

【図9】(a),(b),(c),(d),(e)は本発明の他 の実施の形態の半導体装置であるメモリモジュールの製 造手順を示すプロセス図であり、(a),(b),(c)は 断面図、(d)は平面図、(e)は(d)のC-C断面 を示す断面図である。

【図10】(a),(b),(c),(d),(e)は本発明の 他の実施の形態の半導体装置であるメモリモジュールの 製造手順を示すプロセス図であり、(a),(b),(c) は断面図、(d)は平面図、(e)は(d)のD-D断 面を示す断面図である。

【図11】 (a), (b), (c), (d) は本発明の他の実 施の形態の半導体装置であるメモリモジュールの製造手 順を示すプロセス図であり、(a),(b)は断面図、

(c)は平面図、(d)は(c)のE-E断面を示す断 面図である。

【図12】(a),(b) は本発明の他の実施の形態の半 導体装置であるメモリモジュールの構造を示す図であ り、(a)は平面図、(b)は(a)のF-F断面を示 す断面図である。


【図13】(a),(b),(c)は本発明の他の実施の形 30

態の半導体装置であるメモリモジュールの構造を示す図 であり、(a)は平面図、(b)は(a)のG-G断面 を示す断面図、(c)は(b)のH部を示す部分拡大断 面図である。

【符号の説明】

- 1 半導体チップ
- 1a パッド (表面電極)
- 1 b 配線部
- 1 c バンプ電極 (接続端子)
- 10 2 半導体ウェハ
 - 2a チップ領域
 - 3 モジュール基板
 - 3 a 外部端子
 - 3 b 電極
 - 4 放熱板
 - 4a オフセット部 (チップ構造体位置決め手段)
 - 4 b 端部曲げ部(放熱板位置決め手段)
 - 4 c 貫通孔
 - 5 WPP (チップ構造体)
- 20 5a 裏面(基板実装側の面)
 - 5 b 背面(反対側の面)
 - 6 ガイド枠部材(チップ構造体位置決め手段)
 - 7 スペーサ部材(放熱板位置決め手段)
 - 7a 段差部
 - 8a コネクタ (放熱板位置決め手段)
 - 8b コネクタ用ピン(放熱板位置決め手段)
 - 9 リベット(放熱板位置決め手段)
 - 10 メモリモジュール(半導体装置)
 - 11 封止用樹脂

【図1】 図 1 (a) 3a:外部端子



【図3】

図 3

